CRUXRV
Um microcontrolador projetado para que rádio
e processamento de sinal sejam arquitetura — não periféricos acoplados.
Em desenvolvimento pela ModuHub sobre ferramentas EDA open-source e foundry CMOS 130nm. Uma base de hardware para equipes que desenvolvem soluções IoT com adaptação de rádio em campo. Core RISC-V validado em FPGA; referência de tensão CMOS taped out via SKY130.
Três fatores criaram
esta janela ao mesmo tempo
RISC-V maduro e sem royalties
A arquitetura ISA aberta chegou à maturidade de ecossistema — compiladores, RTOS, ferramentas de debug — sem os royalties que encarecem e restringem designs baseados em ARM. Desenvolvimento nacional viável pela primeira vez sem licença de arquitetura.
PDKs open-source em foundry real
SKY130 (SkyWater, 130nm) e IHP SG13G2 (130nm BiCMOS) oferecem PDKs Apache 2.0 com acesso a shuttles MPW — abrindo silicon real para times pequenos. A ModuHub já percorreu esse caminho: fluxo completo de design validado com uma referência de tensão CMOS em silício, do esquemático ao chip.
Tributação criando vantagem estrutural
A Resolução GECEX 852/2026 elevou o imposto de importação sobre microcontroladores de 0% para 7,2%, com efeito cascata em IPI, PIS/COFINS e ICMS estadual. Silicon nacional elimina esse overhead por origem — vantagem permanente, não especulativa.
IoT é, antes de tudo,
um problema de rádio
A maioria dos produtos IoT falha no campo por razões de RF — interferência, cobertura insuficiente, protocolo inadequado para o ambiente. O rádio não é um periférico que se conecta ao microcontrolador: ele é a premissa do produto.
Redes de medição inteligente
Concentradores de rádio em redes MESH sub-GHz operam em ambientes com alta densidade de interferentes — transformadores, inversores, outros rádios. Um chip com modulação fixada em silício não tem visibilidade do espectro: quando o canal degrada, só resta aguardar ou intervir em campo.
Segurança eletrônica
Rádios de alarme e sensores sem fio são alvos de jammers disponíveis comercialmente. Chips com rádio convencional não expõem o espectro para análise — sem visibilidade de RF, não há como detectar um ataque, muito menos reagir a ele.
Sensoriamento industrial e de campo
Nós de sensoriamento distribuído precisam de protocolos diferentes dependendo do ambiente — fábrica, subestação, lavoura, área urbana. Com chip de protocolo fixo, isso significa hardware diferente por aplicação.
IA no dispositivo —
o que impede hoje
MCUs de uso geral não têm suporte de hardware para inferência eficiente. O resultado são dois caminhos igualmente problemáticos: enviar dados brutos à nuvem, com latência, custo de rádio e dependência de link — ou executar inferência em software, sobrecarregando a CPU que já gerencia rádio e protocolo.
Decisão que depende do link
Redes sub-GHz de campo não têm largura de banda para transmitir dados de sensor continuamente. Cada decisão que depende da nuvem é uma aposta no link estar disponível — em fábrica, subestação ou lavoura, latência de round-trip inviabiliza qualquer resposta em tempo real.
Inferência em software — CPU sobrecarregada
Executar um modelo de inferência em software num MCU genérico consome ciclos que deveriam gerenciar rádio, protocolo e sensores. Sem aceleração em hardware, a escolha é entre funcionalidade de campo e IA local — dificilmente ambos no mesmo chip.
Coprocessador separado — PCB e toolchain
Chips com aceleração de IA usam arquitetura heterogênea: coprocessador com barramento separado, memória própria e toolchain diferente. Em produtos IoT de campo isso significa mais área de PCB, mais pontos de falha e dois ecossistemas de software para manter.
Rádio, sinal e IA
como arquitetura nativa.
MCUs de uso geral conectam um front-end RF via SPI ou I²C — overhead de protocolo, latência não-determinística e CPU compartilhada entre aplicação e stack de rádio. Quando o rádio é integrado ao die, elimina-se o barramento de periférico, mas a modulação continua fixa em silício: sem visibilidade espectral, sem capacidade de adaptar protocolo em campo. No CRUXRV, o objetivo vai além: tratar processamento de sinais e inferência como capacidades nativas do core — SDR via datapath I/Q no próprio processador, sem coprocessador heterogêneo separado.
Instruções nativas no core do processador
Filtros digitais, modulação e demodulação, análise espectral e funções trigonométricas são operações de primeira classe no core — implementadas como extensões do ISA e modificações na ALU.
- Instruções RISC-V customizadas para operações de sinal
- Unidade CORDIC na ALU — rotação vetorial e trigonometria nativas
- Filtros FIR, decimação CIC e análise espectral
- Modulação e demodulação digital, geração de portadora (NCO)
Extensões de ISA e memória dedicada
O suporte a inferência parte de extensões do ISA para workloads de precisão reduzida, combinadas com arquitetura de memória projetada para streaming de dados — scratchpad local e acesso aos pesos do modelo diretamente via QSPI.
- Extensões de ISA e modificações na ALU para INT4 / INT8
- Streaming de pesos pelo fluxo de inferência
- Scratchpad local por núcleo
O que isso viabiliza: split inference na hierarquia IoT — primeiros layers no nó sensor em precisão reduzida, camadas intermediárias em concentradores, decisão final na nuvem ou no próprio concentrador. Cada nível contribui com o que seus recursos permitem. Pesos do modelo residem na mesma QSPI do código, sem barramento separado.
Memória de programa — XIP sobre QSPI
NOR QSPI externa com Execute-in-Place e I-cache on-chip. Flash embarcada em PDKs open-source exige acordo comercial com a foundry; XIP sobre QSPI é a alternativa consolidada — madura, auditável e com custo adicional de BOM inferior a US$ 0,50. OTA nativo sem risco de brick, tamanho de flash configurável por produto. A mesma interface acomoda os pesos de modelos de IA ao lado do código — sem barramento separado.
Zephyr RTOS — suporte nativo
O CRUXRV é desenvolvido com suporte ao Zephyr RTOS como alvo primário. Drivers de periférico em desenvolvimento no mesmo fluxo do RTL — o ecossistema de aplicação cresce junto com o hardware, não depois. Toolchain GCC RISC-V, debug via JTAG/OpenOCD.
Multicore com memória local
Processador multiciclo de área reduzida — operações de ALU como multiplicação e CORDIC consomem múltiplos ciclos internamente, sem pressão de stall sobre o barramento. A simplicidade do core é intencional: permite replicar vários núcleos num mesmo nó de borda, cada um com memória local própria, sem hierarquias de cache compartilhadas. Paralelismo por instância, não por complexidade crescente.
Parceiros, investidores
e co-desenvolvimento
Estamos construindo parcerias com fabricantes que querem eliminar dependência de supply chain importado, com desenvolvedores que precisam de uma base de hardware radio-nativa para soluções em campo, e com investidores que entendem a janela do deep-tech nacional em semicondutores.